讲座伊始，赵清太研究员谈到随着量子计算的兴起，工作在极低温的CMOS技术受到大家的广泛关注。在超低温应用中，需要将CMOS的工作电压降低至几十mV的范围内，为此应同时降低器件的亚阈值摆幅SS以及阈值电压VTH。然而，实际情况下MOS器件在超低温时存在以下挑战，分别包括：低温下费米能级靠近带边，阈值电压增加；带尾效应导致亚阈值摆幅在50K以下达到饱和；短沟时由于载流子冻析效应引起的迁移率和跨导降低；阈值电压附近的过渡区电流随栅压变化缓慢等问题。因此，对器件进行重新设计优化，提升其在超低温下的性能显得至关重要。针对以上挑战，赵清太研究员分别从器件的源漏、沟道-氧化层、沟道材料、几何结构等方面的优化设计介绍了他们的研究工作。

首先，在源漏工程上，赵清太研究员提出了针对UTBB-SOI结构，在源漏硅化物的基础上以一定角度注入离子，通过杂质分凝，形成浅掺杂层的优化方案。通过与未进行硅化物离子注入器件的对比，表明了该方案下，器件的阈值电压、亚阈值摆幅、跨导以及过渡区的变化速率等指标均可在背栅压的调控下显著改善，带尾效应明显抑制，器件的SS在5.5K的低温下可降至7mV/dec。

其次，赵清太研究员介绍了从平面结构进一步缩放到环栅纳米线结构的优化方案。为了解决传统环栅纳米线结构器件在低温下SS饱和、过渡区电流变化较缓的问题，他们提出了采用NiSi2作为源漏，通过离子注入形成浅掺杂层的方案，实验结果表明此时器件在超低温下SS满足随温度线性降低的规律，过渡区占比减小，带尾效应减弱，器件跨导显著提升。

随后，赵清太研究员从沟道-氧化层界面优化的角度，展示了采用SiN/HfO2的栅叠层后器件SS的电流变化规律。由于SiN钝化层的引入，界面悬挂键数目降低，SS将得到进一步优化。此外，赵清太研究员从优化沟道材料的角度，提出GeSn可作为极具潜力的沟道材料，以及以此为基础的垂直GeSn/Ge纳米线器件、全GeSn纳米线器件。这些器件都在超低温下表现出SS和过渡区电流随栅压变化速率的优化。

报告的最后，赵清太研究员对低温CMOS技术的未来作出了展望，他希望未来能够将以上技术有效地结合起来，对于纳米线器件，应特别考虑其阈值电压较难调控的问题。

在提问环节，线上听众积极与赵清太研究员进行交流。针对超陡器件在极低温的应用前景、UTBB-SOI的工艺以及低温下迁移率退化等方面问题，赵清太研究员均做了详细、全面的回答。